新闻热评 首页 / 论坛 / 自由讨论  / 新闻热评
笑对FPGA竞争,TI称可编程DSP是通往量产的最佳途径
上网时间:2007年07月04日

由于工艺技术进步提升了性能并降低功耗和成本,FPGA正从外围逻辑应用进入到信号处理系统核心,威胁到传统DS...[ 请看全文 ]


楼主 笑对FPGA竞争,TI称可编程DSP是通往量产的最佳途径 发布时间: 2007-7-4 下午3:04
评论者:war2014 发送消息 等级: 初入江湖 积分: 131分

由于工艺技术进步提升了性能并降低功耗和成本,FPGA正从外围逻辑应用进入到信号处理系统核心,威胁到传统DSP处理器的领地。TI则表示,在大部情况下FPGA和DSP都是互补的,尤其是在小批量应用中;但到了大批量生产阶段,可编程DSP方案提供了通往量产的最佳途径,可通过增加高性能硬件加速器取代FPGA。

值得关注 ( 0 ) 浪费时间 ( 0 )
第 1 楼 Re: 发布时间: 2007-7-7 下午8:27
评论者:boy man 发送消息 等级: 初入江湖 积分: 102分

very good

值得关注 ( 0 ) 浪费时间 ( 0 )
第 2 楼 Re: 发布时间: 2007-7-11 下午4:12
评论者:味道的香水 发送消息 等级: 初入江湖 积分: 106分

顶!我现在去继续详细了解FPGA and DSP , 个人观点不支持ASIC, ,而且ASIC通常十分昂贵,生产周期长,潜在的呆料容易产生.

值得关注 ( 0 ) 浪费时间 ( 0 )
第 3 楼 Re: 发布时间: 2007-7-13 上午0:06
评论者:强哥哥 发送消息 等级: 白银掌门 积分: 6748分

连锁店有,百脑沤电脑城3A26 广州市怡东电脑城A25 上礼拜天,我去姐那玩,顺便去长安明和电子广场买了个摄像头,是在三楼B3023买的是梦幻天使920 500万像素,试货时的却有500万..且无坏点.但我拿回东莞市一试还不到300万且有十个坏点,一定是趁我付钱时,聂乐艳把它给掉包了. 请问大500万像素,85块能买到吗? 梦幻天使厂家摄像头坏了不保修吗?为何聂乐艳要把坏的给我. 总之我离长安太远来回路费都要耗上三十块,不然我非砸了B3023只能怪自已,为什么不在人家包好后再验一次呢?

值得关注 ( 0 ) 浪费时间 ( 0 )
第 4 楼 一种零NRE可编程的ASIC-EASIC 发布时间: 2007-7-26 下午12:46
评论者:Jesse Wu 发送消息 等级: 遁门入道 积分: 353分

一种零NRE的可编程ASIC——eASIC 在激烈的市场竞争中,创新和差异化对产品的成功至关重要。为了达到这一目的,必须寻找能够价格合理的IC解决方案实现特定的差异化应用。随着工艺的提高和市场的变化,标准单元ASIC面临的风险越来越多:一是NRE费用越来越高。而中国IC公司刚起步,力量比较薄弱,往往缺少雄厚的资金来保证;二是定制时间长,而市场的变化又比较快。一个ASIC设计成功以后,当初看到的市场不一定还在;三是用户的需求变化快,产品更新换代频繁,这就要求ASIC也要随着变化。正因为如此,全球ASIC设计新项目的数量逐年下降。而FPGA又面临着单片价格问题。一个用FPGA设计的产品开始量产的时候,高昂的价格降低了产品的竞争力。此外,高功耗也限制了产品的性能。本文介绍一种零NRE可编程ASIC技术——eASIC技术和产品,以及设计和生产流程。由于无需NRE,这种创新的芯片设计技术能极大地降低风险,使得各公司都能设计得起自己创新的IC。 现有几种IC设计技术的优缺点 现有的IC技术可分成四种:门阵列ASIC、标准单元ASIC、FPGA和结构化ASIC。传统的门阵列ASIC采用“门海”方法,将许许多多晶体管阵列预先刻制在晶圆上做成半成品存放起来。之后,根据特定的设计要求,再用金属层将晶体管连接起来。因此,对于不同的设计而言,其金属层和过孔层是不一样的。然而,随着工艺演进到0.18um以下,再缩小晶体管面积已经失去优势,因为触点的面积和金属线宽度限制了阵列的使用,故采用门阵列无法再显著节省成本和时间了。因此,对今天许多应用而言,门阵列技术已经不是一种可行的选择。 标准单元ASIC具有高性能、高密度、低功耗以及良好的设计灵活性等优点。标准单元ASIC是建立在各种预制的单元库上的。这些库由ASIC厂商提供。用户使用这些库来实现他们的设计。设计完成之后,可交给ASIC厂商或流片厂商制造。对某一个特定的设计,从散装的硅片开始,每一掩模层都需要制造。这就意味着高成本与长时间。当工艺演进到0.13um以下时,使用8~9层金属互连,掩模的成本呈现指数增加,制作周期也变得越来越长。例如,一套90nm的NRE费用通常高达100万美元。除非有巨大的产量支撑,否则无法消化高昂的费用。随着市场产品的个性化和多样化、上市时间加快、更新换代的速度加快、产品生命周期的缩短,越来越少的产品能达到如此巨大的产量。 另一方面,当工艺进步到深亚微米,逻辑单元的传输延迟相对于信号的布线延迟而言已经不重要了,而布线延迟变得很难预测。由于在增大密度的同时互连线的电阻、电容也变大了,串扰、开关功耗以及定时收敛等问题成为深亚微米标准单元ASIC的大障碍。通过提高密度得到性能改善的回报越来越小,极限逐渐凸现。 FPGA具有灵活的可编程性。因为不需要掩模,不产生NRE费用,深受广大设计者的欢迎。利用FPGA设计软件平台,用户可以方便将FPGA器件编程为自己所需要功能的芯片。然而FPGA有其天生不足之处,80%的硅片面积被用作布线路由。与标准单元ASIC相比,FPGA占用的面积大、单价高、功耗高、保密性差。这些缺陷将FPGA的应用局限在样机、功能验证、低密度和低产量的应用场合。从而无法占据ASIC市场的主导地位。而且随着工艺的深入,FPGA也面临着与标准单元ASIC一样的问题,即路由延迟变得很难预测,设计周期也会因此被延长。 结构化ASIC的概念与门阵列相似,只不过采用了预制“逻辑单元海”而不是“门海”。每个逻辑单元由许多晶体管和几层金属层组成,形成基本逻辑功能诸如查寻表(LUT)、多路复用器(MUX)、触发器Flip-Flop等。将千千万万的逻辑单元预先制作在硅片上,并用若干层金属将它们连接起来做成半成品晶元。在这个基础上,通过最上面的几层金属将逻辑单元互连起来,实现用户定制的设计。结构化ASIC结合了FPGA的粗颗粒组织结构和标准单元ASIC的金属布线路由层,吸收了各自的长处,规避了双方的缺陷。结构化ASIC的密度可以做到标准单元ASIC的50%~75%,大约是FPGA的25倍。由于绕线互连是通过金属层实现的,其性能和功耗接近标准单元ASIC。结构化ASIC主要优点在大幅度降低NRE费用,包括制造工具的成本,还缩短了制造周期。 包括AMI、Chip-Express、LSI、NEC和富士通在内的许多公司都发布了结构化ASIC产品。几乎所有的结构化ASIC采用分级多层金属互联方法:用底下几层连接晶体管形成逻辑单元,再用上面几层金属互联逻辑单元构成逻辑电路。这就意味着,对于大部分电路,上方金属层只要连接下面的金属层就可以了,而不需要触及硅片扩散层上面的晶体管。但是,如果欲编程逻辑单元的功能,使得设计具有一定的灵活性,上层金属层就需要往下走到硅片上。这在一定程度上,限制了中间布线的密度。 eASIC的技术及物理结构 eASIC采用独特的结构,突破了上述限制。eASIC的架构也是基于结构化ASIC技术,将经过预处理的晶元存放起来等待最终的用户定制。与其他结构化ASIC不同的是,这些晶元已经预先处理到了第6层金属层。对所有的设计而言,从硅片到第6层金属层都是通用的。只有单一的过孔层Via6是用来定制各种设计的路由、IO口以及单元类型(逻辑、SRAM或者PLD)。金属布线标准化和过孔可编程定制是eASIC的突破性技术

值得关注 ( 0 ) 浪费时间 ( 0 )
第 5 楼 零NRE费用ASIC-EASIC 发布时间: 2007-7-26 下午12:51
评论者:Jesse Wu 发送消息 等级: 遁门入道 积分: 353分

Nextreme系列产品是eASIC的第二代产品,采用90nm工艺,目前有6种规格。其规模相当于ASIC的35~525万门;内部存储器为416K~5,600Kb。还可以将e单元配置成分布式存储器eRAM,最多可扩展双倍。系统性能高达350MHz;68~852个可配置I/O口;包括常用的LVTTL、LVCMOS、PCI,HSTL、SSTL、CTL、GTL以及Serdes、1Gbps LVDS和667Mbps DDR2与400Mbps DDR1;多达10个锁相环PLL和32内部时钟域;多达20DLL;动态阻抗匹配;内置扫描链;可配置嵌入式微处理器(eMμ)8051;内置逻辑和存储其BIST;JTAG边界和内部扫描;用于配置逻辑和用户数据存储的外部SPI串行存储器接口;封装形式BGA、FCBGA、TQFP、PQFP。 1. 产品特点 a. 从RTL到ASIC芯片只要1个月; b. 零NRE; c. 与ASIC一样的性能; d. 与ASIC类似的单价,或者同等FPGA单价的10%~50%; e. 像FPGA那样用比特流重复编程逻辑单元; f. 无最小批量要求。

值得关注 ( 0 ) 浪费时间 ( 0 )
十余年专注耕耘,贝能科技贵在求“深” 力晶意图控制旺宏的努力失败

维护专业、整洁的论坛环境需要您的参与,请及时举报违规帖子,如果举报属实,我们将给予相应的积分奖励。
谢谢您的热心参与!
返回新闻热评 | 返回自由讨论
本论坛仅陈述专家或个人观点,并不代表国际电子商情网站立场。

返回国际电子商情论坛